Бесплатная консультация юриста

+7 (800) 301-07-30

Реклама jurik.ru

Под термином «делитель ВЧ сигнала» в радиоэлектронике понимают несколько принципиально разных устройств: резистивные делители напряжения (для согласования уровней и аттенюации), делители частоты (цифровые схемы для снижения тактовой частоты) и делители мощности (ВЧ тракты, например, по Уилкинсону)․ В данной статье подробно разобраны расчеты и особенности применения каждого типа․

Резистивный делитель напряжения (Аттенюатор)

Это самая простая схема, состоящая из двух резисторов R1 и R2, используемая для получения на выходе части входного напряжения․ На ВЧ важно учитывать паразитную емкость и индуктивность выводов, а также согласование волновых сопротивлений․

Базовые формулы (без нагрузки)

Выходное напряжение U_вых (или Vout) рассчитывается по классической формуле:

Vout = Vin × R2 / (R1 + R2)

Где:

Vin — входное напряжение (амплитуда или ЭДС);
R1 — верхний резистор (подключен к входу);
R2, нижний резистор (подключен к земле/общей шине)․

Порядок расчета номиналов (пример из практики)

Дано: Общее сопротивление входа R_общ = 10 кОм, U_вх = 10 В, требуемое U_вых = 7 В․

Определяем R2: R2 = (U_вых × R_общ) / U_вх = (7 × 10000) / 10 = 7 кОм․
Определяем R1: R1 = R_общ ‒ R2 = 10 ⎼ 7 = 3 кОм․
Проверка: U_вых = 10 × 7000 / (3000 + 7000) = 7 В․ Расчет верен․

Учет нагрузки (R_L)

Если на выходе делителя висит нагрузка R_L, нижнее плечо становится параллельным соединением R2 и R_L:

R_2э = 1 / (1/R2 + 1/R_L) = (R2 × R_L) / (R2 + R_L)

Формула выходного напряжения принимает вид:

Vout = Vin × R_2э / (R1 + R_2э)

Пример: При R2 = 500 Ом и R_L = 500 Ом, эквивалентное сопротивление R_2э = 250 Ом․ Это существенно снижает выходное напряжение по сравнению с режимом холостого хода․

Особенности на ВЧ

Используйте непроволочные резисторы (SMD 0402, 0603) для минимизации паразитной индуктивности․
Для согласования с линией передачи (50/75 Ом) сумма R1+R2 должна равняться волновому сопротивлению линии (или входному сопротивлению следующего каскада)․
Полоса пропускания ограничена паразитной емкостью R2 относительно земли: f_max ≈ 1 / (2π × R_2э × C_par)․

Делители частоты (Цифровые)

Используются для снижения частоты тактового генератора или ВЧ сигнала в K_д раз․ Реализуются на триггерах, счетчиках или в ПЛИС․

Целочисленное деление

Классическая схема — счетчик с коэффициентом деления N․ На ВЧ (до десятков ГГц) используются предусилители и высокоскоростные триггеры (ECL, CML, SiGe, GaAs)․

Дробное деление (Fractional-N) в ПЛИС

Современные ПЛИС (Xilinx, Intel/Altera) позволяют реализовывать деление с дробным коэффициентом (например, 1․5, 3․5) без внешних компонентов․

Принцип работы (на примере коэф․ 1․5):

Генерируются промежуточные сигналы с фазовым сдвигом․
Выходной сигнал CLKDV1X5 формируется по совпадению закрашенных участков промежуточных сигналов (см․ временные диаграммы)․
Для коэф․ 3․0 (CLKDV3X0) используется логическое сложение (OR) сигналов CEO_DV3X_1T и DL_STATE_1․

Это позволяет получать точные частоты от опорного генератора без использования аналоговых ФАПЧ с высоким шумом фазы․

СВЧ делители частоты (> 40 МГц / ГГц)

Для измерения частот выше 40 МГц и в СВЧ диапазоне применяются специализированные микросхемы (прескалеры) с коэффициентами деления 2, 4, 8, 10, 64, 128 и т․д․ (серии MC120xx, SP8xxx, HMCxxx)․

Делители мощности / Сумматоры (ВЧ тракты)

Используются в антенных решетках, комбинерах, измерительных комплексах․ Главная задача — разделить мощность между портами с минимальными потерями и обеспечить согласование (VSWR ≈ 1)․

Делитель Уилкинсона (Wilkinson Power Divider)

Самая популярная топология для N-портов с равномерным распределением мощности (-3 дБ для 2-х портов)․

Параметры для расчета (коаксиальная/полосковая линия):

Z0 — волновое сопротивление системы (обычно 50 Ом)․
N — число выходных портов․
Z_line — волновое сопротивление линий делителя․
R_iso — изолирующие резисторы между выходами․

Формулы для 2-х портов (N=2):

Z_line = Z0 × √2 ≈ 70․7 Ом (для 50-Омной системы)․
Длина линии = λ/4 (четвертьволновый преобразователь) на центральной частоте․
R_iso = 2 × Z0 = 100 Ом (подключается между выходами для изоляции)․

Для N-портов: Z_line = Z0 × √N, резисторы изоляции образуют звезду или треугольник со значениями, зависящими от топологии․

Сосредоточенно-элементная реализация (LC)

На низких ВЧ (HF, VHF) вместо линий длиной λ/4 используют LC-контуры (T- или Pi-образные), рассчитанные по тем же принципам согласования импедансов․

Пример промышленной микросхемы

Микросхема MX1DS10P (структурная схема на рис․ 17 источника), это готовый делитель частоты/мощности для СВЧ․

Входная мощность: тип․ 0 дБм (диапазон 10․․․-10 дБм)․
Выходная мощность: тип․ -5 дБм (мин․ -5 дБм на порт при делении пополам)․
Требуемый размах выходного сигнала обеспечивается внутренней структурой․

Расчет ВЧ параметров активных делителей (на транзисторах)

Если делитель построен на активном элементе (например, каскад с общим истоком/эмиттером для согласования), необходимо рассчитывать:

S-параметры (S11, S21, S12, S22) для анализа согласования и изоляции․
Коэффициент шума (NF) — критичен для входных трактов․
P1dB / IP3 — динамический диапазон․
Условия безусловной устойчивости (K > 1, |Δ| < 1)․

Расчет производится в средах моделирования (ADS, AWR, QUCS) с использованием моделей производителей (SPICE, S-параметры в Touchstone)․

Инструменты для расчета (Онлайн-калькуляторы и ПО)

Для быстрой проверки расчетов удобно использовать:

Калькуляторы делителей напряжения: позволяют найти R1, R2, Vout или ток по заданным параметрам (в т․ч․ с учетом нагрузки)․ Примеры: Reversepcb, Амперка/Вики, онлайн-калькуляторы на резисторах․
Калькуляторы делителя Уилкинсона: рассчитывают Z_line, длины отрезков (в мм/мм волны) и значения резисторов изоляции для произвольного N и Z0 (например, 3G-aerial)․
Симуляторы (LTspice, QUCS-S, ADS): для верификации ВЧ схем с учетом паразитики корпусов резисторов и разводки платы․

Резюме: выбор топологии

Задача	Тип делителя	Ключевой параметр расчета	Диапазон частот
Снижение амплитуды / Согласование уровней	Резистивный (R/R, Pi, T)	Коэф․ деления K = R2/(R1+R2), Входное Z	DC, 6-18 ГГц (зависит от корпуса R)
Снижение частоты тактового сигнала	Цифровой (счетчик, ПЛИС)	Коэф․ деления K_д (целый/дробный), Jitter	DC — 100+ ГГц (прескалеры)
Разделение мощности / Антенные решетки	Уилкинсон / Резонансный (λ/4)	Z_line = Z0√N, Изоляция (дБ), Полоса	VHF — Ka-диапазон (до 40+ ГГц)
Активное разделение с усилением	На транзисторах / ОУ	S-параметры, NF, P1dB, Устойчивость	DC — ммВолны

Расчет делителя ВЧ сигнала начинается с определения его функции: амлитудная (деление напряжения/мощности), частотная (деление частоты) или комбинированная․ Для резистивных делителей ключевы формулы закона Ома и учет нагрузки․ Для делителей частоты — архитектура счетчика и дробное деление в ПЛИС․ Для ВЧ трактов — теория линий передач и согласования (Уилкинсон)․ Всегда верифицируйте расчет ВЧ симуляцией с реальными моделями компонентов и парзитическими параметрами разводки платы․

Материал подготовлен на основе справочных данных по расчету делителей напряжения (RC/LC), схем делителей частоты на ПЛИС, даташитов СВЧ компонентов (MX1DS10P) и методик расчета делителей Уилкинсона․ Актуально на ․